Decodificador RISC-V
Analizador de instrucciones RV32I en tiempo real
Ejemplos rápidos:
Referencia de Registros
Introduce código Hexadecimal o Ensamblador para comenzar.
Decodificación de Instrucciones en la Arquitectura RISC-V (RV32I)
RISC-V es una arquitectura de conjunto de instrucciones (ISA) de código abierto basada en los principios de los ordenadores con conjunto de instrucciones reducido (RISC). El conjunto base, conocido como RV32I, define instrucciones de 32 bits que el procesador debe interpretar y ejecutar a nivel de silicio.
La fase de decodificación (Decode) extrae los campos fundamentales de la palabra binaria: el código de operación (opcode), los registros de origen (rs1, rs2), el registro de destino (rd) y los valores inmediatos. Entender cómo se empaquetan estos bits en formatos específicos es el primer paso para programar en ensamblador a bajo nivel.