Simulador Pipeline RISC-V

Visualizador de ejecución multiciclo y riesgos de datos

Configuración del Procesador

Cronograma de Ejecución (Ciclos de Reloj)
I0: lwI1: addI2: swI3: beq
EtapaCC0CC1CC2CC3CC4CC5CC6CC7CC8CC9
IF
I0
I1
I2
I2
I3
ID
I0
I1
I1
I2
I3
EX
I0
NOP
I1
I2
I3
MEM
I0
NOP
I1
I2
I3
WB
I0
NOP
I1
I2
I3

Riesgo de Datos Detectado

Riesgo Load-Use: I1 necesita el registro x1 que está leyendo I0 de memoria.

¿Cómo funciona la segmentación o Pipeline en RISC-V?

La segmentación de instrucciones (pipelining) es una técnica fundamental en la arquitectura de computadores moderna que permite solapar la ejecución de múltiples instrucciones. En lugar de esperar a que una instrucción complete sus cinco fases funcionales, el procesador inicia la búsqueda de la siguiente instrucción inmediatamente.

Sin embargo, la ejecución paralela introduce conflictos conocidos como Riesgos de Datos y Riesgos de Control. Nuestra herramienta simula arquitecturas avanzadas capaces de resolver estos conflictos mediante técnicas de Data Forwarding o mediante la inyección automatizada de burbujas de control (NOP) para salvaguardar la integridad de los cálculos.